PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-012847

(43)Date of publication of application: 17.01.1990

(51)Int.CI.

H01L 21/60

(21)Application number: 63-163242

(71)Applicant: NEC CORP

(22)Date of filing:

30.06.1988


(72)Inventor: SAKURAI KEIZO

(54) INTEGRATED CIRCUIT DEVICE

(57)Abstract:

PURPOSE: To enable an IC chip to be aligned with high precision neither increasing the picture image processing time nor using any mask alignment mark or any trademark at all by a method wherein the position detecting patterns in almost the same size as that of electrode pads but in different shape are provided on at least two positions of an integrated circuit chip.

CONSTITUTION: The position detecting patterns 14 in almost the same size as that of electrode pads 13 but in different shape are provided on at least two positions of an integrated circuit chip 12. For example, multiple electrode pads 13 are arranged on the periphery of the IC chip 12 located on the central part of an IC package 11 and simultaneously the cross-type position detecting patterns 14 in around 50–500µm are provided on the right-hand upper corner and the left-hand lower corner in the figure by Al evaporating, coating, metallizing, etching, marking processes, etc. On the other hand, in the IC package 11, the other electrode pads 15 opposite to respective electrode pads 13 are arranged on the periphery of the package 11 and simultaneously the other cross-type position detecting patterns 16 in a similar shape to that of said position detecting patterns 14 are



provided on the two positions such as right-hand upper corner and the left-hand lower corner in the figure.



PATENT ABSTRACTS OF JAPAN

(11) Publication number: 02012847 A

(43) Date of publication of application: 17 . 01 . 90

(51) Int. CI

H01L 21/60

(21) Application number: 63163242

(22) Date of filing: 30 . 06 . 88

(71) Applicant:

NEC CORP

(72) Inventor:

SAKURAI KEIZO

(54) INTEGRATED CIRCUIT DEVICE


(57) Abstract:

PURPOSE: To enable an IC chip to be aligned with high precision neither increasing the picture image processing time nor using any mask alignment mark or any trademark at all by a method wherein the position detecting patterns in almost the same size as that of electrode pads but in different shape are provided on at least two positions of an integrated circuit chip.

CONSTITUTION: The position detecting patterns 14 in almost the same size as that of electrode pads 13 but in different shape are provided on at least two positions of an integrated circuit chip 12. For example, multiple electrode pads 13 are arranged on the periphery of the IC chip 12 located on the central part of an IC package 11 and simultaneously the cross-type position detecting patterns 14 in around 50-500 µm are provided on the right-hand upper corner and the left-hand lower corner in the figure by Al evaporating, coating, metallizing, etching, marking processes, etc. On the other hand, in the IC package 11, the other electrode pads 15 opposite to respective electrode pads 13 are arranged on the periphery of the package 11 and simultaneously the other cross-type position detecting patterns 16 in a similar shape to that of said position detecting patterns 14 are

provided on the two positions such as right-hand upper corner and the left-hand lower corner in the figure.

COPYRIGHT: (C)1990,JPO&Japio



@ 公開特許公報(A) 平2-12847

Silnt. Cl. 5

識別記号 庁内整理番号

③公開 平成2年(1990)1月17日

H 01 L 21/60

301 L

6918-5F

審査請求 未請求 請求項の数 1 (全8頁)

Q発明の名称 集積回路装置

②特 頤 昭63-163242

②出 願 昭63(1988)6月30日

⑩発明者 櫻井 敬三

東京都港区芝5丁目33番1号 日本電気株式会社内

⑪出 願 人 日本電気株式会社 東京都港区芝5丁目33番1号

70代 理 人 弁理士 藤巻 正意

明福中

1. 発明の名称

集積回路装置

2. 特許請求の範囲

(1)集積回路チップの少なくとも2箇所に電極パッドと略同様の大きさで、且つ、電極パッドと異なる形状の位置検出用のパターンを設けたことを特徴とする集積回路装置。

3. 発明の詳細な説明

[産業上の利用分野]

本発明は、集積回路装置に関し、特に、マウント工程やボンディング工程においてICチップの高精度の位置決めを行うためのICチップの表面レイアウトパターンに関する。

[従来の技術]

ICチップのマウント工程又はポンディング工程等では、ICチップの高精度の位置決めが必要である。このため、従来はICチップ上の特徴あるパターンを基準とし、画像処理技術によって、ICチップの高精度な位置決めを行うようにして

いる。この位置決めの方法を第9四及び第10回 を用いて説明する。第9図はICチップ1を示す 図である。ICチップ1は、その周縁部にワイヤ ポンディング用の多数の電板パッド2と、マスク アライメントマーク3とを備えている。第10因 は、ボンディングヘッドに取り付けられたカメラ によるモニタ画像4を示す図である。このモニタ 画像4には位置決め用のクロスライン5と画像記 惟の範囲を指定する記憶範囲枠6とが付加的に表 示されている。先ず、作業者はポンディングヘッ ドをx、y方向に移動させながらポンディングへ ッドに取り付けられたカメラにより映されるモニ 夕面像4をみる。そして、モニタ面像4に映しだ されたICチップ1の拡大面像のうち特徴あるパ ターンが映しだされたら、その特徴あるパターン を記憶範囲枠もの中に入れる。この特徴あるパタ ーンとしては、通常、ICチップ1の角部に位置 する数個の電極パッド2のパターンが用いられる。 記憶範囲枠6のパターンは二値化された画像デー タとして図示しない記憶手段にその位置座標デー

タと共に記憶される。同様の記憶操作をICチッ プの他の角部の特徴あるパターンとICパッケー ジ上の他の2箇所のパターンについても行う。各 特徴あるパターンの画像データとその位置座標デ ータとが記憶されたら、ポンディングの際には、 ICパッケージをポンディングすべき位置まで移 動させ、上記記憶されている画像データとのパタ ーンマッチングによってICチップの位置を決め ていく。即ち、画像パターンと共に記憶されてい る各パターンの座標データで示される位置にカメ ラを移動させ、撮影されている画像中から上記記 性しているパターンをパターンマッチングにより 枝出する。そして、面像の分解能データとカメラ の移動距離とを考慮してICチップの位置検出用 **パターンの位置を算出し、この算出されたデータ** と、前もって入力してあるICチップ及びICパ ッケージのボンディングステージの座標データと に基いて実際のポンディングステージの位置産標 を求め、連続的なワイヤボンディングを実施して いく。

[発明が解決しようとする課題]

というで、「Cチサンドでは増ので、「Cチサンで、「Cチサンで、「Cチサンで、「Cチサンで、「Cチサンで、「Cチサンで、」、「Cチサンで、「Cササンで、「Cササンで、」、「Cチサンで、「Cササンで、」、「Cササンで、「Cサウンで、「Cサウンで、「Cサウンで、」、「Cサウンで、「Cサウンで、「Cサウンで、「Cサウンで、」、「Cサウンで、「Cサウンで、「Cサウンで、「Cサウンで、」、「Cサウンで、Cサウンで、「Cサウンで、Cサウンで、「Cサウンで、「Cサウンで、Cサウンで、「Cサウンで、Cサウンで、「Cサウンで、Cサウンで、「Cサウンで、Cサウンで、「Cサウンで、Cサウンで、「Cサウンで、Cサンで、Cサンで、Cサウンで、Cサウンで、Cサンで、Cサンで、Cサンで、Cサンで、Cサンで、Cサ

画像認識特度を向上させるには、カメラのレンズ倍率を高めることが考えられる。しかしながら、カメラ倍率を高めると、例えば、第11図に示すように一つの電極パッド2のみが記憶範囲枠6に

一杯に映しだされてしまうため、第10図に示すような特徴あるパターンを捉えることができなくなってしまう。これを防止するには、記憶範囲枠6を拡大するか、ICチップ1上の他の特徴あるマーク、例えば、マスクアライメントマーク3や商額等を使用することが考えられる。

しかしながら、前者の方法は、画像処理時間の 増大を招くという問題点がある。また、後者は、 第12図に示すように、マスクアライメントマー ク3や商標がもともと非常に小さいために位置決 めのための基準パターンには適さないという問題 点がある。

本発明はかかる問題点に鑑みてなされたものであって、面像処理時間の増大を招くことなく、しかもマスクアライメント又は商標を使用せずにICチップの高精度な位置決めを可能にする表面レイアウトバターンを備えた集積回路装置を提供することを目的とする。

[課題を解決するための手段]

本発明に係る集積回路装置は、集積回路チップ

の少なくとも2箇所に電極パッドと略同様の大きさで、且つ、電極パッドと異なる形状の位置検出 用のパターンを設けたことを特徴とする。

このパターンは、電極パッドとは別個に設けて も良いし、電極パッドそのものでも良いし、電極 パッド間を接続する配線パターン中に形成しても 良い。

[作用]

[実施例]

以下、本発明の実施例について派付の図面を参照して説明する。

第1図(b)は、ICチップ12の右上に配置された位置検出用パターン14を映しだしたモニ

タ面面4を示す図である。図から明らかなように、位置検出用パターン14は電極パッド13とは明確に区別できるように十字形状となっている。従って、本装置によれば、記憶範囲枠3に電極パッド13と試にでは、記憶を開始した場合でも、位置検出用パターン14は電極パッド13と試に関されることはなく、高精度の位置検出が可能である。

第2図(a)、(b)に本発明の第2の実施例を示す。この実施例は、ICチップ21の電極圏パッド22のうちの図中上中央都に位置十字型に位置十字型に破することにより、他の電極パッド222aを位置検出用パターンとして用いている。この構・シェルば、電極パッド22aを位置検出用パタース的を余裕が増すという利点がある。

第3図(a)、(b)に本発明の第3の実施例

を示す。この実施例ではICチップ31の電極パッド32のうち、図中右上及び左下に夫々位置する電極パッド32a、32bを接続する内部配線33上に、電極パッド32と略同じ大きさの十字型の内形パターン34を形成し、この内形パターン34を位置検出用パターンとしている。この構成によれば、電極パッド32の部分のスペース上の制限は更に緩和される。

第4区(a).(b)に本発明の第4の実施例を示す。この実施例では、ICチップ41の電極パッド42のうち、右上及び左下の夫々の電極パッド42a.42bを接続する内部配線43そのものを十字型にした例である。

これら十字型のパターンサイズについては、カメラ倍率により変更する必要がある。本発明者等の評価によれば、カメラ倍率とパターンサイズとの関係は、第5図のようになった。即ち、カメラ倍率の上昇と共に、位置検出マークの十字型パターンの最適寸法サイズは双曲線的に小さくなる。第6図(a)、(b)に本発明の第5の実施例

を示す。この実施例では、ICチップ51の電極パッド52のうち、右上及び左下の夫々の電極パッド52a、52bを接続する内部配線53に丸型の内形パターン54を特徴あるパターンとして形成したものである。

第7図(a)、(b)に本発明の第6の実施例を示す。この実施例では、ICチップ61の電極パッド62のうち、特に、右上及び左下の電極パッド62aの一辺をV字状に切り欠いた形状とすることにより、この電極パッド62aを位置検出用パターンとしたものである。

以上の各実施例について本発明の効果を調べたところ、第8図(a)、(b)に示すように、ズレ不良発生率及び検出不良発生率をいずれも従来のICチップに比して大幅に低減させることができた。

なお、上述の実施例はいずれもICチップの位置検出用パターンについてのものであるが、パッケージの位置検出用パターンについても、同様の形態を採用することができる。また、位置検出用

パターンは特に 2 箇所だけでなく 3 箇所以上設けるようにしてもよい。

更に、本発明は他のパッケージング工程の装置、 例えば、マウンタやILBボンダ、OLBボンダ、 フリップチップボンダ等においても適用可能であ る。この場合でも高倍率のカメラを使用すること ができるので、位置検出特度が向上し、組み立て 特度を高めることができる。

[発明の効果]


4. 図面の簡単な説明


及び第12回は従来のICチップの位置検出方法の問題点を説明するための図である。

1 . 1 2 , 2 1 . 3 1 . 4 1 . 5 1 . 6 1 ; I C チップ、2 . 1 3 . 2 2 . 3 2 . 4 2 , 5 2 . 6 2 : 電極パッド、3 : マスクアライメントマー ク、4 : モニタ画面、5 ; クロスライン、6 : 記 憶範囲枠、1 1 : 1 C パッケージ、1 4 , 1 6 : 位置検出パターン、3 3 . 4 3 , 5 3 ; 内都配線、 3 4 . 5 4 : 内形パターン


出願人 日本電気株式会社 代理人 弁理士 藤巻正憲


第1図(a),(b)は本発明の第1の実施例 に係る集積回路装置の夫々平面図と同装置のモニ 夕面面とを示す図、第2図(a)、(b)は本発 明の第2の実施例に係る集積回路装置の夫々平面 図と同装置のモニタ画像とを示す図、第3図(a) , (b)は本発明の第3の実施例に係る集積回路 装置の夫々平面図と同装置のモニタ面面とを示す 図、第4図(a)、(b)は本発明の第4の突施 例に係る集積回路装置の夫々平面図と同装置のモ ニタ面面とを示す図、第5図(a)、(b)は位 置検出用パターンとして十字型パターンを用いた 場合の夫々カメラ倍率と最適パターンサイズとの 関係を示すグラフ図、第6回(a)、(b)は本 発明の第5の実施例に係るICチップの夫々平面 図とモニタ面面とを示す図、第7図(a)、(b) は本発明の第6の実施例に係るICチップの夫々 平面図とモニタ画面とを示す図、第8図(a)。 (b) は本発明の効果を示す図、第9図は従来の ICチップの平面図、第10図は従来のICチッ アの位置検出方法を説明するための図、第11図






第5図











4: モニタ亜面 5: クロスライン 6: 記憶範囲料 11: IC パッケージ 15.42.42a.42b: 電極パット 16: 42電種出用パケーン 41: IC ナップ 43: 内部配接






第9図

第11図

- 1; IC チップ 2; 電格パッド 3; マスクアライメント マーク 4; モニク重面 5; クロスライン 6; 記憶範囲枠



第12図